首页 / 更多教程 / ZYNQ7000 LVDS接口输出配置

ZYNQ7000 LVDS接口输出配置

内容导读

互联网集市收集整理的这篇技术教程文章主要介绍了ZYNQ7000 LVDS接口输出配置，小编现在分享给大家，供广大互联网技能从业者学习和参考。文章包含822字，纯文字阅读大概需要2分钟。

内容图文

xilinx 7系列芯片不再支持LVDS33电平，在VCCO电压为3.3V的情况下无法使用LVDS25接口。

有些设计者想通过在软件中配置为LVDS25，实际供电3.3V来实现LVDS33也是无效的，原因是xilinx 7系列芯片在IO配置方面增加了过压保护，因而无法通过欺骗综合软件的方式强行配置IO，具体参见

 7-Series SelectIO Resources Guide, page 100, Note 2 states:

"if the voltage exceeds 2.85V, the outputs will be in a high-Z state. The device should always be operated within the recommended operating range as specified in the 7 series FPGA data sheets."

虽然在VCCO为3.3V情况下无法输出LVDS25，但可以作为输入进行使用，具体参见AR#43989 https://www.xilinx.com/support/answers/43989.html

 

参考：

1：https://forums.xilinx.com/t5/Zynq-All-Programmable-SoC/LVDS-Interface/td-p/777086

2：https://forums.xilinx.com/t5/Zynq-All-Programmable-SoC/LVDS-LVDS-25-Problem-on-Zynq/td-p/645481

3:  https://www.xilinx.com/support/answers/43989.html

原文：https://www.cnblogs.com/hujianhua/p/8243625.html

内容总结

以上是互联网集市为您收集整理的ZYNQ7000 LVDS接口输出配置全部内容，希望文章能够帮你解决ZYNQ7000 LVDS接口输出配置所遇到的程序开发问题。 如果觉得互联网集市技术教程内容还不错，欢迎将互联网集市网站推荐给程序员好友。

内容备注

版权声明：本文内容由互联网用户自发贡献，该文观点与技术仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容， 请发送邮件至 gblab@vip.qq.com 举报，一经查实，本站将立刻删除。

内容手机端

扫描二维码推送至手机访问。

本文链接：https://qyyshop.com/info/1107196.html

来源：【匿名】